lzh电子论坛

欢迎来到lzh电子论坛:
如果您对电子技术感兴趣就加入我们吧!在这里互相交流互相学习!主要讨论的方向有:单片机,ARM,PCB板设计,FPGA,汇编,C/C++等方面。
-----lzh电子论坛
lzhbbs.top-me.com
lzh电子论坛

电子的道路是孤独的,要懂得左手温暖右手,要懂得把debug当作快乐去欣赏,去享受,那样你才会成功...

欢迎访问lzh电子论坛。可通过【谷歌,SOSO,搜狗】搜索“lzh电子论坛”直接进入论坛。点击了解论坛详细制度


    MSP430时钟设置及应用总结

    分享
    avatar
    Admin
    管理员
    管理员

    帖子数 : 869
    威望 : 15
    注册日期 : 12-11-23
    年龄 : 25

    MSP430时钟设置及应用总结

    帖子 由 Admin 于 2013-09-14, 12:17 pm

     


    ********************************基于MSP430F1612****************************** 


    MSP430单片机中,一个时钟周期 = MCLK晶振的倒数。如果MCLK8MHz,则一个时钟周期为1/8us


    一个机器周期 = 一个时钟周期,即430每个动作都能完成一个基本操作。


    一个指令周期 = 1~6个机器周期,具体根据具体指令而定。


    另外,指令长度只是一个存储单位,与时间没有必然的关系。


    MSP430单片机的时钟模块主要包括:


         三个时钟:辅助时钟ACLK 、主时钟MCLK 、子系统时钟***CLK


    三个振荡器:低频时钟源LFXT1 、高频时钟源XT2 、数字控制RC振荡器DCO


    MSP430单片机工作所需时钟就是由这些振荡器振荡后经处理产生的。


    (1)ACLK:LFXT1CLK信号经1/2/4/8分频后得到的,主要用作低速外围的时钟


    (2)MCLK:是LFXT1CLK,XT2CLK,DCOCLK的三者之一决定,由软件选择,然后经1/2/4/8分频后得到,主要用于CPU和系统


    (3)***CLK:可由LFXT1CLKDCOCLK,或者XT2CLKDCOCLK决定,然后经1/2/4/8分频后得到,主要用于高速外围模块


    MSP430的时钟模块由DCOCTL,BCSCTL1,BCSCTL2,IE1,IFG1这五个寄存器来确定,具体的功能如下所示:


          DCOCTL:控制DCO振荡器


         BCSCTL1:控制XT2LFXT1DCO振荡,并控制ACLK的分频情况


          BCSCTL2:设置三个时钟源分别选择什么振荡器


    我们在程序里对寄存器的设置,也就是对三个振荡器进行设置,时钟振荡器设置好了,还要对时钟模块进行设置,也就是让三个时钟模块MCLK ***CLK ACLK选择相应的时钟振荡器以得到不同频率的时钟。


    PUC信号后,系统选择内部电阻以实现频率的输出。RSELx = 4  DCOx = 3,开始时使DCO有一个适中的频率。MCLK***CLK的时钟信号全部来自DCO,约为800KHz(芯片手册)PUC信号后将LFXT1设置到LF模式(XTS=0),并且关断HF模式(XTS=1)与关断XT2振荡器。


    (1)DCOCTL:DCO控制寄存器,地址为56H,初始值为60H


    //       7    6    5    4    3    2    1    0


    //     DCO2 DCO1 DCO0 MOD4 MOD3 MOD2 MOD1 MOD0


    //


    //  DCO0~DCO2:DCO Select Bit,定义了8种频率之一,而频率由注入直流发生器的电流定义


    //  MOD0~MOD4:Modulation Bit,频率的微调


    //


    // DCO的设置:通过设置DCOCTLBCSCTL1,设置DCO的频率


    //  (1)DCO的调节:


    设置DCOR比特来选择是外部电阻还是内部电阻,以确定一个基准频率


    通过BCSCTL1寄存器的RSELx来进行分频,确定时钟频率;


    通过DCOCTL寄存器中DCOx在标称频率基础上分段粗调,选择频率;


    通过DCOCTL寄存器中MODx的值对频率进行细调,选择 DCOx  DCOx+1 之间的频率


    //  注意:DCO工作在最高频率时,内部电阻正常值大约为200k,此时DCO的工作频率大约为5MHz


    例子: 


    //DCOCTL初始值为60H,即DCOCTL |= DCO1 + DCO2;


      DCOCTL |= DCO0 + DCO1 + DCO2;              // Max DCO


      //MOD0~MOD4:Modulation Bit,频率的微调一般保持默认即可


      //系统默认情况下,RSELx=4


     


    (2)BCSCTL1(ACLK):Basic Clock System Control 1,地址为58H,初始值为84H


    //       7     6    5     4     3     2     1     0


    //     XT2OFF XTS DIVA1 DIVA0 XT5V RSEL2 RSEL1 RSEL0


    //


    //   RSEL2~RSEL0:选择某个内部电阻以决定标称频率(0最低,7最高)


    //   XT5V:1,该比特未用,必须选择复位


    //   DIVA0~DIVA1:选择ACLK的分频系数。DIVA=0,1,2,3(DIVA_0,DIVA_1...),ACLK的分频系数分别为:1,2,4,8


    //   XTS:选择LFXT1工作在低频晶体模式(XTS=0)还是高频晶体模式(XTS=1)


    //   XT2OFF:控制XT2振荡器的开启(XT2OFF=0)与关闭(XT2OFF=1)


    //


    // BCSCTL1的设置:初始值为84H


    //使用XT2振荡器


      //控制XT2振荡器的开启(XT2OFF=0)与关闭(XT2OFF=1)


      BCSCTL1 &= ~XT2OFF;//OSCOFF/XT2


      do


      {


        IFG1 &= ~OFIFG;//OFIFG


        OSC_Delay = 255;


        while(OSC_Delay --);//延时等待


      }


      while(IFG1 & OFIFG);//直到OFIFG=0为止


     


      //RSEL2~RSEL0:选择某个内部电阻以决定标称频率(0最低,7最高)


      BCSCTL1 |= RSEL0 + RSEL1 + RSEL2;// XT2on,max RSEL


     


      //选择ACLK的分频系数:DIVA=0,1,2,3,ACLK的分频系数分别为:1,2,4,8


      //BCSCTL1 |= DIVA_2;//ACLK进行2分频


     


    //(3)BCSCTL2(***CLK,MCLK):Basic Clock System Control 2,地址为58H,初始值为00H


    //       7       6      5     4     3     2     1     0


    //     SELM1 SELM0 DIVM1 DIVM0 SELS DIVS1 DIVS0 DCOR


    //


    //   DCOR:Enable External Resister,0—选择内部电阻,1—选择外部电阻


    //   DIVS0~DIVS1:DIVS=0,1,2,3,对应***CLK的分频因子为1,2,4,8


    //   SELS:选择***CLK的时钟源,0:DCOCLK,1:XT2CLK/LFXTCLK


    //   DIVM0~DIVM1:选择MCLK的分频因子,DIVM=0,1,2,3,对应MCLK的分频因子为1,2,4,8


    //   SELM0~SELM1:选择MCLK的时钟源,0,1:DCOCLK,2:XT2CLK,3:LFXT1CLK


    //


    // BCSCTL2的设置:初始值为00H


    //设置BCSCTL2,选定MCLK***CLK的时钟源XT2,并可以设置其分频因子


      //注意:ACLK只能来源于LFXT1,可以在BCSCTL1里设置ACLK的分频,就是说ACLK最大只能为32768Hz(XIN  XOUT间接32.768KHz晶振)


     


      //DCOR一般设置为默认值


     


      //设置***CLK的分频因子,DIVS0~DIVS1:DIVS=0,1,2,3,对应***CLK的分频因子为1,2,4,8


      //BCSCTL2 = DIVS_0;


      //BCSCTL2 = DIVS_1;


      //BCSCTL2 = DIVS_2;


      //BCSCTL2 = DIVS_3;


     


      //设置MCLK的分频因子,DIVM0~DIVM1:DIVM=0,1,2,3,对应MCLK的分频因子为1,2,4,8


      //BCSCTL2 = DIVM_0;


      //BCSCTL2 = DIVM_1;


      //BCSCTL2 = DIVM_2;


      //BCSCTL2 = DIVM_3;


     


      //BCSCTL2:设置三个时钟源分别选择什么振荡器


     


      //SELM0~SELM1:选择MCLK的时钟源,0,1:DCOCLK,2:XT2CLK,3:LFXT1CLK


      //选择 MCLK 时钟源为XT2,


      //BCSCTL2 = SELM_2 ;


     


      //SELS:选择***CLK的时钟源,0:DCOCLK,1:XT2CLK/LFXTCLK


      //选择 ***CLK 时钟源为XT2


      //BCSCTL2 = SELS ;


     


      //选择MCLK  ***CLKXT2


      BCSCTL2 = SELM_2 + SELS;


     


    //(4)IE1,Interrupt Enable Register 1


    //       7     6    5     4     3     2     1     0


    //                                         OFIE


    //     7~2 and 0 : These bits may be used by other modules


    //     OFIE:Oscillator fault interrupt enable. 0---Interrupt not enabled


    //                                    1---Interrupt enabled


    //(5)IEG1,Interrupt Flag Register 1


    //       7     6    5     4     3     2     1     0


    //                                        OFIFG


    //     7~2 and 0 : These bits may be used by other modules


    //     OFIE:Oscillator fault interrupt flag. 0 No interrupt pending


    //                                  1 Interrupt pending


    //


    PUC信号后,默认情况下由DCOCLKMCLK***CLK的时钟信号,由于DCOCTL初始值为60H,根据需要可将MCLK的时钟源另外设置为LFXT1或者XT2,设置顺序如下:


    //(1)OSCOFF/XT2


    //(2)OFIFG


    //(3)延时等待至少50us


    //(4)再次检查OFIFG,如果仍置位,则重复(1)~(4)步,直到OFIFG=0为止


    //(5)设置BCSCTL2的相应SELM

      目前的日期/时间是2018-07-22, 3:01 am